| Novel frontier of photonics for data processing—Photonic accelerator K Kitayama, M Notomi, M Naruse, K Inoue, S Kawakami, A Uchida Apl Photonics 4 (9), 090901, 2019 | 128 | 2019 |
| SuperNPU: An extremely fast neural processing unit using superconducting logic devices K Ishida, I Byun, I Nagaoka, K Fukumitsu, M Tanaka, S Kawakami, ... 2020 53rd Annual IEEE/ACM International Symposium on Microarchitecture …, 2020 | 31 | 2020 |
| 32 GHz 6.5 mW gate-level-pipelined 4-bit processor using superconductor single-flux-quantum logic K Ishida, M Tanaka, I Nagaoka, T Ono, S Kawakami, T Tanimoto, ... 2020 IEEE Symposium on VLSI Circuits, 1-2, 2020 | 25 | 2020 |
| Superconductor computing for neural networks K Ishida, I Byun, I Nagaoka, K Fukumitsu, M Tanaka, S Kawakami, ... IEEE Micro 41 (03), 19-26, 2021 | 12 | 2021 |
| Many-core acceleration for model predictive control systems S Kawakami, A Iwanaga, K Inoue Proceedings of the First International Workshop on Many-Core Embedded …, 2013 | 5 | 2013 |
| Parallel precomputation with input value prediction for model predictive control systems S Kawakami, T Ono, T Ohtsuka, K Inoue IEICE TRANSACTIONS on Information and Systems 101 (12), 2864-2877, 2018 | 3 | 2018 |
| ナノフォトニック・ニューラルアクセラレーション構想 川上哲志， 磯部聖， 浅井里奈， 小野貴継， 本田宏明， 井上弘士， 納富雅也 研究報告システム・アーキテクチャ (ARC) 2016 (2), 1-10, 2016 | 3 | 2016 |
| ナノフォトニックコンピューティングの性能限界 川上哲志， 浅井里奈， 小野貴継， 本田宏明， 井上弘士， 北翔太， 納富雅也 研究報告システム・アーキテクチャ (ARC) 2017 (18), 1-9, 2017 | 2 | 2017 |
| モデル予測制御のためのメニーコア投機実行の性能モデリング 川上哲志， 岩永明人， 井上弘士， 大塚敏之 研究報告計算機アーキテクチャ (ARC) 2013 (11), 1-7, 2013 | 2 | 2013 |
| Practical error modeling toward realistic NISQ simulation T Tanimoto, S Matsuo, S Kawakami, Y Tabuchi, M Hirokawa, K Inoue 2020 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 291-293, 2020 | 1 | 2020 |
| How many trials do we need for reliable NISQ computing? T Tanimoto, S Matsuo, S Kawakami, Y Tabuchi, M Hirokawa, K Inoue 2020 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 288-290, 2020 | 1 | 2020 |
| ムーアの法則の限界が見えた今, デバイス研究はどこに向かうのか: コンピュータアーキテクチャの視点から 井上弘士， 川上哲志， 田中雅光 電子情報通信学会誌= The journal of the Institute of Electronics, Information …, 2019 | 1 | 2019 |
| ナノフォトニック・ニューラルアクセラレータ向け性能評価環境の構築 川上哲志， 小野貴継， 井上弘士， 納富雅也 回路とシステムワークショップ論文集 Workshop on Circuits and Systems 31, 42-47, 2018 | 1 | 2018 |
| 可飽和吸収体の利用を前提としたナノフォトニック・ニューラルアクセラレータ向け活性化関数の評価 磯部聖， 川上哲志， 小野貴継， 井上弘士， 納富雅也 研究報告システム・アーキテクチャ (ARC) 2016 (3), 1-7, 2016 | 1 | 2016 |
| ナノフォトニック・ニューラルアクセラレーション構想 (コンピュータシステム) 川上哲志， 磯部聖， 浅井里奈， 小野貴継， 本田宏明， 井上弘士， 納富雅也 電子情報通信学会技術研究報告= IEICE technical report: 信学技報 116 (336), 7-16, 2016 | 1 | 2016 |
| Design and Analysis of a Nano-photonic Processing Unit for Low-Latency Recurrent Neural Network Applications E Sato, K Inoue, S Kawakami 2022 IEEE 15th International Symposium on Embedded Multicore/Many-core …, 2022 | | 2022 |
| A Hybrid Opto-Electrical Floating-point Multiplier T Inaba, T Ono, K Inoue, S Kawakami 2022 IEEE 15th International Symposium on Embedded Multicore/Many-core …, 2022 | | 2022 |
| 単一磁束量子プロセッサ向けキャッシュメモリ構成法の検討と定量的評価 鴨志田圭吾， 石川伊織， 羽野祐太， 川上哲志， 谷本輝夫， 小野貴継， ... 研究報告システム・アーキテクチャ (ARC) 2022 (7), 1-10, 2022 | | 2022 |
| Design of Variable Bit-Width Arithmetic Unit Using Single Flux Quantum Device I Ishikawa, I Nagaoka, R Kashima, K Ishida, K Fukumitsu, K Oka, ... 2022 IEEE International Symposium on Circuits and Systems (ISCAS), 3547-3551, 2022 | | 2022 |
| 単一磁束量子回路によるビット幅可変加減算器の設計と評価 石川伊織， 長岡一起， 石田浩貴， 福光孝介， 岡慶太郎， 田中雅光， ... 研究報告システム・アーキテクチャ (ARC) 2021 (7), 1-8, 2021 | | 2021 |
koji inoueKyushu UniversityVerified email at ait.kyushu-u.ac.jp
