Vinod Ganesan
Vinod Ganesan
Geverifieerd e-mailadres voor cse.iitm.ac.in - Homepage
Titel
Geciteerd door
Geciteerd door
Jaar
Brutus: Refuting the Security Claims of the Cache Timing Randomization Countermeasure Proposed in CEASER
R Bodduna, V Ganesan, P SLPSK, K Veezhinathan, C Rebeiro
IEEE Computer Architecture Letters 19 (1), 9-12, 2020
22020
PARAM: A Microprocessor Hardened for Power Side-Channel Attack Resistance
V Ganesan, R Bodduna, C Rebeiro
arXiv preprint arXiv:1911.08813, 2019
12019
Sparsity-aware caches to accelerate deep neural networks
V Ganesan, S Sen, P Kumar, N Gala, K Veezhinathan, A Raghunathan
2020 Design, Automation & Test in Europe Conference & Exhibition (DATE), 85-90, 2020
2020
Het systeem kan de bewerking nu niet uitvoeren. Probeer het later opnieuw.
Artikelen 1–3