A customizable matrix multiplication framework for the intel harpv2 xeon+ fpga platform: A deep learning case study DJM Moss, S Krishnan, E Nurvitadhi, P Ratuszniak, C Johnson, J Sim, ... Proceedings of the 2018 ACM/SIGDA International Symposium on Field …, 2018 | 100 | 2018 |
Implementation of Cholesky LLT-decomposition algorithm in FPGA-based rational fraction parallel processor O Maslennikow, P Ratuszniak, A Sergyienko 2007 14th International Conference on Mixed Design of Integrated Circuits …, 2007 | 11 | 2007 |
Processor array design with the use of genetic algorithm P Ratuszniak International Conference on Large-Scale Scientific Computing, 238-246, 2011 | 3 | 2011 |
Application specific processors for the autoregressive signal analysis A Sergiyenko, O Maslennikow, P Ratuszniak, N Maslennikowa, A Tomas Parallel Processing and Applied Mathematics: 8th International Conference …, 2010 | 3 | 2010 |
Generator opisów VHDL bloków operacyjnych działających w arytmetyce ułamkowej O Maslennikow, P Ratuszniak, A Sergiyenko Pomiary Automatyka Kontrola 54, 514-516, 2008 | 3 | 2008 |
New conception and algorithm of allocation mapping for processor arrays implemented into multi-context FPGA devices P Ratuszniak, O Maslennikow 2009 International Multiconference on Computer Science and Information …, 2009 | 2 | 2009 |
Difficulties in Implementation of Design Pattern in Small Developers Team R Wojszczyk, P Ratuszniak Research on Enterprise in Modern Economy theory and practice 2 (21), 189-201, 2017 | 1 | 2017 |
Trudności w implementacji wzorców projektowych w małych zespołach programistycznych R Wojszczyk, P Ratuszniak Przedsiębiorstwo we współczesnej gospodarce-teoria i praktyka 2 (21), 189-201, 2017 | 1 | 2017 |
Searching for Pythagorean triples in FPGA A SERGYENKO, P RATUSZNIAK Mathematics Magazine 69 (3), 163-171, 2013 | 1 | 2013 |
Osobliwości stosowania arytmetyki ułamkowej w nowoczesnych układach FPGA O Maslennikow, P Ratuszniak, W Khadzynov, P Pawłowski, R Berezowski, ... Elektronika: konstrukcje, technologie, zastosowania 49 (11), 200-203, 2008 | 1 | 2008 |
Implementation of linear algebra algorithms in FPGA-based rational fraction arithmetic units O Maslennikow, P Ratuszniak, A Sergyienko 2007 9th International Conference-The Experience of Designing and …, 2007 | 1 | 2007 |
Wizualizacja struktur macierzy procesorowych w standardzie SVG P Sołtan, O Maslennikow, P Ratuszniak Prace XI Konferencji Krajowej „Komputerowe wspomaganie badań naukowych”, KOWBAN, 2004 | 1 | 2004 |
Równoległa realizacja przykładowego algorytmu genetycznego z wykorzystaniem akceleratorów GPU P Ratuszniak, A Stasiak, R Łańcucki Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej, 2018 | | 2018 |
Hybrid Genetic Algorithm for Allocation Mapping in Processor Array Design P Ratuszniak Large-Scale Scientific Computing: 9th International Conference, LSSC 2013 …, 2014 | | 2014 |
Aplikacja wyszukiwania i wizualizacji trasy dla przewoźników samochodowych P Ratuszniak Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki …, 2013 | | 2013 |
Design of linear algebra hardware accelerators dedicated to implementation in FPGA devices P Ratuszniak PRZEGLAD ELEKTROTECHNICZNY 87 (10), 155-158, 2011 | | 2011 |
Projektowanie akceleratorów algorytmów algebry liniowej przeznaczonych do implementacji w układach FPGA P Ratuszniak Przegląd Elektrotechniczny 87 (10), 155-158, 2011 | | 2011 |
Zastosowanie arytmetyki ułamkowej w reprogramowalnych jednostkach przetwarzających systemów jednoukładowych O Maslennikow, P Ratuszniak, A Sergiyenko, P Pawłowski Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki …, 2009 | | 2009 |
Sprzętowa realizacja algorytmu redukcji wstecznej w układach FPGA Xilinx Virtex4 O Maslennikow, P Ratuszniak, N Maslennikowa Elektronika: konstrukcje, technologie, zastosowania 50 (10), 102-106, 2009 | | 2009 |
Język Language A Sergyenko, P Ratuszniak | | |